題目連結:1142 - 3.關鍵邏輯閘 | TIOJ INFOR Online Judge
題目敘述
一個組合電路(combinational circuit)由線路(wires)連接一組邏輯閘(logic gates)而成,並且不包含有向迴路(directed cycle)。一個組合電路的效能決定於最後一個主要輸出(primary output)被算出來的時間。假設每一個邏輯閘所需的運算時間都是固定並且是已知的,而線路的延遲(delay)是 0。我們希望把一個組合電路所有的關鍵邏輯閘找出來。若一個邏輯閘的運算時間有任何延長,便會影響到整個電路的效能,它就被稱為關鍵邏輯閘。以圖一的組合電路為例,I1、I2、I3 是主要輸入;O1、O2 是主要輸出;圓圈代表邏輯閘,箭頭代表線路;每個邏輯閘有自己的編號以及固定的延遲時間。在圖一的例子當中,該組合電路中的 O1 會因為邏輯閘 2、4、5 的延遲,在時間 400 才會收到運算結果;而 O2 會因為邏輯閘 2、4、6 的延遲,在時間 600 才收到運算結果,因此 O2 是最後一個被算出來的主要輸出。關鍵邏輯閘分別是 2、4 以及 6 號邏輯閘,當其中一個關鍵邏輯閘的運算時間有任何延長,O2 被算出來的時間也會再往後延遲。相反地,就算 1 號邏輯閘的運算時間從 150 延長到 160,也不會影響到 O2 被算出來的時間,因此 1 號邏輯閘並不是關鍵邏輯閘。
輸入說明
第一行為一個整數 \(n (0 < n < 10000)\),代表一個組合電路的邏輯閘總數,每個邏輯閘的編號都不同,且範圍是介於 \(1,2,…n\) 之間的整數。第二行為一個整數 \(m (m < 50000)\),代表線路的總數。接下來的 \(n\) 行,依序列出每個邏輯閘的運算時間;每個運算時間的值是介於 0 到 600 之間(含)的整數。最後 \(m\) 行,分別列出每一條線路由某個邏輯閘的輸出接到另一個邏輯閘的輸入。 注意:為簡化輸入,我們把主要輸入(primary inputs)與邏輯閘之間的線路,以及邏輯閘與主要輸出(primary outputs)之間的線路省略。(每一個邏輯閘至少都含有一個線路輸出到另一個邏輯閘或主要輸出)
輸出說明
列出關鍵邏輯閘的個數。
範例輸入 1
1 | 5 4 |
範例輸出 1
1 | 3 |
題解
很明顯,題目是要最長的路徑,因為最後一個完成的才會是關鍵邏輯閘,並且圖是有向無環圖,我的想法是先做出反圖( f->t 存成 t->f ),接著將所有終點接到虛擬點 0,並用一次 DFS 算出所有點的最長路徑。以範測為例。
原圖的邊有 1->2, 3->2, 3->5, 和 4->5。我將它存為下圖
可以聲稱一個性質 “對於每個點而言,只有反圖上累積路徑最長的那幾條,後面的點才會有可能是關鍵邏輯閘”,最後再做一次 DFS ,知道那些點是關鍵就可以間接算出數量了。
實作程式碼如下
1 |
|